Browse Source

Update 卷三:系统编程指南.md

pull/36/head
BaoZR 3 years ago
committed by GitHub
parent
commit
dd6f7ebff6
No known key found for this signature in database GPG Key ID: 4AEE18F83AFDEB23
  1. 4
      Intel 手册中文版/卷三:系统编程指南.md

4
Intel 手册中文版/卷三:系统编程指南.md

@ -10,9 +10,9 @@
3.4 逻辑和线性地址( LOGICAL AND LINEAR ADDRESSES )
如果系统架构等级处于保护模式上,处理器使用两阶段的地址翻译得到一个物理地址:逻辑地址翻译和线性地址空间分页。即使是最小限度的使用分段,处理器地址空间的每个字节都可以由逻辑地址访问。一个逻辑地址由 16 位的段选择子和 32 位的偏移组成(参见图 3-5 )。段选择子决定字节位于那个段,偏移决定了字节相对于段的基地址的偏移值,从而确定了在段中的位置。
如果系统架构等级处于保护模式上,处理器使用两阶段的地址翻译得到一个物理地址:逻辑地址翻译和线性地址空间分页。即使是最小限度的使用分段,处理器地址空间的每个字节都可以由逻辑地址访问。一个逻辑地址由 16 位的段选择子和 32 位的偏移组成(参见图 3-5 )。段选择子决定字节位于那个段,偏移决定了字节相对于段的基地址的偏移值,从而确定了字节在段中的位置。
处理器将每个逻辑地址翻译成线性地址。在处理器的线性地址空间中,线性地址是 32 位的地址。就像物理地址空间,线性地址空间是一个平的(不分段) 2^32 字节的地址空间,地址范围从 0 到 FFFFFFFFH 。线性地址空间包含着所有系统定义的段和系统表。
处理器将每个逻辑地址翻译成线性地址。在处理器的线性地址空间中,线性地址是 32 位的地址。就像物理地址空间,线性地址空间是一个平的(不分段) 2^32 字节的地址空间,地址范围从 0 到 FFFFFFFFH 。线性地址空间包含着所有系统定义的段和系统表。
为了将逻辑地址翻译成线性地址,处理器做了以下这些事情:

Loading…
Cancel
Save